1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
|
//
// Generated by Microsoft (R) HLSL Shader Compiler 9.25.950.2675
//
// using 3Dmigoto v1.3.16 on Wed Feb 09 18:55:49 2022
//
//
// Buffer Definitions:
//
// cbuffer cbPSUpdateEveryCall
// {
//
// struct
// {
//
// struct
// {
//
// float4x4 mat4x4; // Offset: 0
// float4 matRow4; // Offset: 64
//
// } TransformColor_PS2_ConstantTable;// Offset: 0
//
// } Data_PS; // Offset: 0 Size: 80
//
// }
//
//
// Resource Bindings:
//
// Name Type Format Dim Slot Elements
// ------------------------------ ---------- ------- ----------- ---- --------
// cbPSUpdateEveryCall cbuffer NA NA 0 1
//
//
//
// Input signature:
//
// Name Index Mask Register SysValue Format Used
// -------------------- ----- ------ -------- -------- ------- ------
// SV_POSITION 0 xyzw 0 POS float
// TEXCOORD 0 xyzw 1 NONE float
// TEXCOORD 1 xyzw 2 NONE float xyzw
// TEXCOORD 2 xyzw 3 NONE float w
//
//
// Output signature:
//
// Name Index Mask Register SysValue Format Used
// -------------------- ----- ------ -------- -------- ------- ------
// SV_Target 0 xyzw 0 TARGET float xyzw
//
//
// Constant buffer to DX9 shader constant mappings:
//
// Target Reg Buffer Start Reg # of Regs Data Conversion
// ---------- ------- --------- --------- ----------------------
// c0 cb0 0 5 ( FLT, FLT, FLT, FLT)
//
//
// Level9 shader bytecode:
//
ps_2_0
dcl t1
dcl t2
dp4 r0.x, t1, c0
dp4 r0.y, t1, c1
dp4 r0.z, t1, c2
dp4 r0.w, t1, c3
add r0, r0, c4
mul r0.w, r0.w, t2.w
mov oC0, r0
// approximately 7 instruction slots used
ps_4_0
dcl_constantbuffer cb0[5], immediateIndexed
dcl_input_ps linear v2.xyzw
dcl_input_ps linear v3.w
dcl_output o0.xyzw
dcl_temps 1
dp4 r0.x, v2.xyzw, cb0[0].xyzw
dp4 r0.y, v2.xyzw, cb0[1].xyzw
dp4 r0.z, v2.xyzw, cb0[2].xyzw
dp4 r0.w, v2.xyzw, cb0[3].xyzw
add r0.xyzw, r0.xyzw, cb0[4].xyzw
mul o0.w, r0.w, v3.w
mov o0.xyz, r0.xyzx
ret
// Approximately 8 instruction slots used
|
