// // Generated by Microsoft (R) HLSL Shader Compiler 9.25.950.2675 // // using 3Dmigoto v1.3.16 on Wed Feb 09 18:55:48 2022 // // // Buffer Definitions: // // cbuffer cbPSUpdateEveryCall // { // // struct // { // // struct // { // // float4x4 mat4x4; // Offset: 0 // float4 matRow4; // Offset: 64 // // } TransformColor_PS2_ConstantTable;// Offset: 0 // // } Data_PS; // Offset: 0 Size: 80 // // } // // // Resource Bindings: // // Name Type Format Dim Slot Elements // ------------------------------ ---------- ------- ----------- ---- -------- // SampleTextureFromInterpolatorUV1_Sampler sampler NA NA 0 1 // SampleTextureFromInterpolatorUV1_Sampler texture float4 2d 0 1 // cbPSUpdateEveryCall cbuffer NA NA 0 1 // // // // Input signature: // // Name Index Mask Register SysValue Format Used // -------------------- ----- ------ -------- -------- ------- ------ // SV_POSITION 0 xyzw 0 POS float // TEXCOORD 0 xyzw 1 NONE float // TEXCOORD 1 xy 2 NONE float xy // // // Output signature: // // Name Index Mask Register SysValue Format Used // -------------------- ----- ------ -------- -------- ------- ------ // SV_Target 0 xyzw 0 TARGET float xyzw // // // Constant buffer to DX9 shader constant mappings: // // Target Reg Buffer Start Reg # of Regs Data Conversion // ---------- ------- --------- --------- ---------------------- // c0 cb0 0 5 ( FLT, FLT, FLT, FLT) // // // Sampler/Resource to DX9 shader sampler mappings: // // Target Sampler Source Sampler Source Resource // -------------- --------------- ---------------- // s0 s0 t0 // // // Level9 shader bytecode: // ps_2_0 dcl t1.xy dcl_2d s0 texld r0, t1, s0 dp4 r1.x, r0, c0 dp4 r1.y, r0, c1 dp4 r1.z, r0, c2 dp4 r1.w, r0, c3 add r0, r1, c4 mov oC0, r0 // approximately 7 instruction slots used (1 texture, 6 arithmetic) ps_4_0 dcl_constantbuffer cb0[5], immediateIndexed dcl_sampler s0, mode_default dcl_resource_texture2d (float,float,float,float) t0 dcl_input_ps linear v2.xy dcl_output o0.xyzw dcl_temps 2 sample r0.xyzw, v2.xyxx, t0.xyzw, s0 dp4 r1.x, r0.xyzw, cb0[0].xyzw dp4 r1.y, r0.xyzw, cb0[1].xyzw dp4 r1.z, r0.xyzw, cb0[2].xyzw dp4 r1.w, r0.xyzw, cb0[3].xyzw add o0.xyzw, r1.xyzw, cb0[4].xyzw ret // Approximately 7 instruction slots used